کتاب صوتی طراحی و پیاده‌سازی هسته پردازنده RISC-V با استفاده از زبان توصیف سخت‌افزار

🎓 دوره آموزشی جامع

📚 اطلاعات دوره

عنوان دوره: دوره طراحی و پیاده‌سازی هسته پردازنده RISC-V با استفاده از زبان توصیف سخت‌افزار

موضوع کلی: مهندسی کامپیوتر و معماری سیستم

موضوع میانی: معماری پردازنده‌ها و ریزمعماری

📋 سرفصل‌های دوره

• 1. مقدمه ای بر معماری کامپیوتر و پردازنده‌ها
• 2. مبانی معماری مجموعه دستورالعمل (ISA)
• 3. معرفی معماری RISC-V
• 4. ساختار مجموعه دستورالعمل RISC-V (RV32I)
• 5. ثبات‌ها و فضای آدرس در RISC-V
• 6. انواع دستورالعمل‌ها در RISC-V
• 7. دستورالعمل‌های بارگذاری و ذخیره
• 8. دستورالعمل‌های حسابی و منطقی
• 9. دستورالعمل‌های انشعاب و پرش
• 10. مدیریت حافظه و آدرس‌دهی
• 11. مقدمه ای بر ریزمعماری پردازنده
• 12. چرخه اجرای دستورالعمل (Fetch-Decode-Execute)
• 13. طراحی مسیر داده (Datapath)
• 14. واحد کنترل (Control Unit)
• 15. ریزمعماری ساده خطی (Single-Cycle)
• 16. محدودیت‌های ریزمعماری خطی
• 17. ریزمعماری چند چرخه‌ای (Multi-Cycle)
• 18. طراحی مسیر داده چند چرخه‌ای
• 19. طراحی واحد کنترل چند چرخه‌ای
• 20. ریزمعماری خط لوله (Pipelined)
• 21. مبانی خط لوله و مزایای آن
• 22. مراحل خط لوله (IF, ID, EX, MEM, WB)
• 23. ساختار مسیر داده خط لوله
• 24. ساختار واحد کنترل خط لوله
• 25. حل وابستگی‌های داده (Data Hazards)
• 26. تکنیک Forwarding (Bypassing)
• 27. استفاده از NOP برای حل وابستگی‌ها
• 28. وابستگی‌های کنترل (Control Hazards)
• 29. پیش‌بینی انشعاب (Branch Prediction)
• 30. تکنیک‌های تأخیر انشعاب (Branch Delay Slot)
• 31. ریزمعماری خط لوله با قابلیت اجرای خارج از ترتیب (Out-of-Order Execution)
• 32. مبانی اجرای خارج از ترتیب
• 33. تکنیک Reorder Buffer (ROB)
• 34. تکنیک Reservation Station
• 35. تخصیص و آزادسازی منابع
• 36. اجرای موازی دستورالعمل‌ها (Instruction-Level Parallelism)
• 37. پردازش چند هسته‌ای (Multi-core Processing)
• 38. ارتباط بین هسته‌ها
• 39. حافظه نهان (Cache Memory)
• 40. مبانی حافظه نهان
• 41. ساختار حافظه نهان (Direct Mapped, Set-Associative, Fully Associative)
• 42. سیاست‌های جایگزینی حافظه نهان (LRU, FIFO)
• 43. سیاست‌های نوشتن در حافظه نهان (Write-Through, Write-Back)
• 44. کاهش زمان تأخیر حافظه نهان
• 45. مدیریت حافظه نهان در پردازنده‌های مدرن
• 46. حافظه نهان سطح دوم و سوم (L2, L3 Cache)
• 47. سیستم‌های ورودی/خروجی (I/O Systems)
• 48. مدیریت دستگاه‌های ورودی/خروجی
• 49. روش‌های دسترسی به دستگاه‌های ورودی/خروجی (Polling, Interrupts, DMA)
• 50. اینتراپت‌ها و مدیریت آن‌ها
• 51. دسترسی مستقیم به حافظه (DMA)
• 52. معماری گذرگاه (Bus Architecture)
• 53. پروتکل‌های گذرگاه
• 54. سیستم‌های حافظه (Memory Systems)
• 55. مدیریت حافظه مجازی (Virtual Memory)
• 56. صفحات حافظه و جدول صفحات
• 57. سواپینگ (Swapping) و پیجینگ (Paging)
• 58. محافظت از حافظه (Memory Protection)
• 59. مقدمه ای بر زبان توصیف سخت‌افزار (HDL)
• 60. زبان VHDL
• 61. زبان Verilog
• 62. مفاهیم پایه در HDL (سیگنال‌ها، رجیسترها، ماژول‌ها)
• 63. نمایش سطوح انتزاع (Behavioral, Dataflow, Structural)
• 64. طراحی مدارهای ترکیبی با HDL
• 65. طراحی مدارهای ترتیبی با HDL
• 66. طراحی فلیپ فلاپ‌ها و رجیسترها
• 67. طراحی شمارنده‌ها
• 68. طراحی ثبات شیفت (Shift Registers)
• 69. طراحی ماشین حالت متناهی (FSM)
• 70. پیاده‌سازی واحد کنترل با FSM
• 71. پیاده‌سازی مسیر داده با HDL
• 72. ترکیب مسیر داده و واحد کنترل
• 73. طراحی هسته پردازنده RISC-V ساده
• 74. پیاده‌سازی دستورالعمل‌های پایه RV32I
• 75. شبیه‌سازی و تست هسته پردازنده
• 76. استفاده از ابزارهای شبیه‌سازی (Simulator)
• 77. تولید فایل تست (Testbench)
• 78. تحلیل نتایج شبیه‌سازی
• 79. بهینه‌سازی عملکرد هسته پردازنده
• 80. کاهش تأخیر (Latency)
• 81. افزایش توان عملیاتی (Throughput)
• 82. پیاده‌سازی خط لوله در HDL
• 83. حل وابستگی‌ها در خط لوله با HDL
• 84. مدیریت انشعاب در خط لوله با HDL
• 85. طراحی حافظه نهان با HDL
• 86. مدیریت کش در هسته پردازنده
• 87. پروتکل‌های ارتباطی برای حافظه نهان
• 88. تست و اعتبارسنجی هسته پردازنده
• 89. ابزارهای سنتز (Synthesis Tools)
• 90. نگاشت طراحی به سخت‌افزار (Place and Route)
• 91. ملاحظات طراحی برای FPGA
• 92. ملاحظات طراحی برای ASIC
• 93. مقدمه ای بر مهندسی نرم‌افزار و سخت‌افزار
• 94. تست و اشکال‌زدایی در طراحی سخت‌افزار
• 95. مستندسازی طراحی سخت‌افزار
• 96. موضوعات پیشرفته در طراحی پردازنده
• 97. معماری‌های موازی و توزیع شده
• 98. پردازنده‌های گرافیکی (GPU)
• 99. پردازنده‌های تخصصی (Accelerators)
• 100. آینده معماری پردازنده‌ها