کتاب تسلط بر طراحی مدارات مجتمع با زبان توصیف سخت‌افزار Verilog HDL با فرمت AZW3 برای کتابخوان کیندل و فرمت EPUB

249,950 تومان
پرداخت اقساطی
در صورت خرید اقساطی هر قسط: 62,488 تومان
۴ قسط ماهانه. بدون سود، چک و ضامن.
پرداخت اقساطی با دیجی‌پی پرداخت اقساطی با ترب‌پی

🎓 دوره آموزشی جامع

📚 اطلاعات دوره

عنوان دوره: دوره تسلط بر طراحی مدارات مجتمع با زبان توصیف سخت‌افزار Verilog HDL

موضوع کلی: مهندسی برق و کامپیوتر

موضوع میانی: طراحی دیجیتال و سیستم‌های سخت‌افزاری

📋 سرفصل‌های دوره

  • 1. مبانی طراحی دیجیتال و معرفی زبان‌های توصیف سخت‌افزار
  • 2. تفاوت‌های بنیادین زبان‌های برنامه‌نویسی و زبان‌های توصیف سخت‌افزار
  • 3. ساختار یک ماژول در وریلاگ و سلسله‌مراتب طراحی
  • 4. انواع داده‌ها و متغیرها در استاندارد IEEE 1364
  • 5. عملگرهای منطقی و محاسباتی در طراحی سخت‌افزار
  • 6. مدل‌سازی جریان داده و تخصیص‌های مستمر
  • 7. طراحی گیت‌های منطقی پایه با استفاده از وریلاگ
  • 8. ساختارهای کنترلی و بلوک‌های رویه‌ای همیشه
  • 9. تفاوت تخصیص‌های مسدودکننده و غیرمسدودکننده در شبیه‌سازی
  • 10. طراحی مدارهای ترکیبی: رمزگذارها و رمزگشاها
  • 11. طراحی مدارهای ترکیبی: مالتی‌پلکسرها و دیمالتی‌پلکسرها
  • 12. طراحی جمع‌کننده‌ها و تفریق‌کننده‌های باینری
  • 13. واحد محاسبات و منطق ساده برای پردازنده‌های پایه
  • 14. مبانی حافظه و طراحی رجیسترهای لبه‌حساس
  • 15. طراحی فلیپ‌فلاپ‌ها و لچ‌ها در سطح گیت
  • 16. ماشین‌های حالت متناهی: مفاهیم و ضرورت
  • 17. پیاده‌سازی ماشین حالت مور در وریلاگ
  • 18. پیاده‌سازی ماشین حالت میلی در وریلاگ
  • 19. طراحی شمارنده‌های سنکرون و آسنکرون
  • 20. طراحی ثبات‌های انتقال و شیفت‌رجیسترها
  • 21. اصول شبیه‌سازی و تست‌بنش در وریلاگ
  • 22. نوشتن تست‌بنش برای تأیید صحت عملکرد مدار
  • 23. استفاده از بلوک‌های اولیه و مقادیر اولیه در شبیه‌سازی
  • 24. مفاهیم تأخیر در وریلاگ و تاثیر آن بر تحلیل زمانی
  • 25. مدل‌سازی رفتاری در برابر مدل‌سازی ساختاری
  • 26. استفاده از ماژول‌های آماده و فراخوانی در طراحی سلسله‌مراتبی
  • 27. تکنیک‌های بهینه‌سازی کد برای سنتز بهینه
  • 28. محدودیت‌های طراحی برای سخت‌افزارهای مبتنی بر FPGA
  • 29. آشنایی با جریان طراحی تراشه و ابزارهای سنتز
  • 30. تحلیل زمان‌بندی و مسیرهای بحرانی در طراحی دیجیتال
  • 31. مفاهیم متغیرهای محلی و پارامترها در طراحی ماژولار
  • 32. طراحی سیستم‌های خط لوله برای افزایش سرعت پردازش
  • 33. مدیریت کلاک و دامنه زمان در سیستم‌های دیجیتال
  • 34. طراحی باس‌های ارتباطی ساده بین ماژول‌ها
  • 35. پیاده‌سازی پروتکل‌های ارتباطی پایه در سطح سخت‌افزار
  • 36. طراحی حافظه‌های دسترسی تصادفی داخلی
  • 37. مفاهیم تست‌پذیری در طراحی مدارات مجتمع
  • 38. روش‌های عیب‌یابی در طراحی‌های دیجیتال پیچیده
  • 39. یکپارچه‌سازی ماژول‌ها در یک سیستم دیجیتال جامع
  • 40. پروژه نهایی: طراحی و شبیه‌سازی یک پردازنده ساده هشت‌بیتی
تگ‌ها: FPGA Verilog HDL الکترونیک دیجیتال زبان توصیف سخت‌افزار طراحی VLSI طراحی دیجیتال طراحی مدارات دیجیتال مدارات مجتمع مهندسی سخت‌افزار وریاگ

نظرات

هنوز نظری ثبت نشده است.

وارد شوید تا نظر ثبت کنید.