کتاب طراحی و بهینه‌سازی کامپایلر برای سیستم‌های توکار با رویکرد عملی با فرمت AZW3 برای کتابخوان کیندل و فرمت EPUB

🎓 دوره آموزشی جامع

📚 اطلاعات دوره

عنوان دوره: دوره طراحی و بهینه‌سازی کامپایلر برای سیستم‌های توکار با رویکرد عملی

موضوع کلی: مهندسی نرم‌افزار سیستم‌های توکار

موضوع میانی: نرم‌افزار سیستم‌های توکار و معماری سخت‌افزار

📋 سرفصل‌های دوره

• 1. مقدمه‌ای بر سیستم‌های توکار و چالش‌های آن
• 2. ویژگی‌های اصلی سیستم‌های توکار: منابع محدود، زمان واقعی
• 3. نقش کامپایلر در توسعه نرم‌افزار سیستم‌های توکار
• 4. معماری‌های پردازنده رایج در سیستم‌های توکار (ARM, RISC-V)
• 5. مروری بر سلسله مراتب حافظه در سیستم‌های توکار (Cache, Scratchpad)
• 6. انواع ورودی/خروجی و تعامل با سخت‌افزار
• 7. معرفی زنجیره ابزار توسعه (Toolchain) برای سیستم‌های توکار
• 8. اصول کامپایلر: مراحل اصلی ترجمه
• 9. تحلیل لغوی: توکن‌ها و اسکنر
• 10. ساختار گرامری زبان‌ها و قواعد تولید (Production Rules)
• 11. تحلیل نحوی: مفهوم پارسینگ و انواع پارسرها
• 12. پارسرهای بالا به پایین (LL Parsers)
• 13. پارسرهای پایین به بالا (LR Parsers)
• 14. مدیریت خطا در تحلیل لغوی و نحوی
• 15. تحلیل معنایی: جدول نماد (Symbol Table)
• 16. بررسی انواع داده (Type Checking)
• 17. تولید کد میانی (Intermediate Representation)
• 18. فرم‌های رایج IR: کد سه آدرسی، SSA
• 19. گراف جریان کنترل (Control Flow Graph - CFG)
• 20. معرفی معماری ARM Cortex-M برای سیستم‌های توکار
• 21. مجموعه دستورالعمل‌های ARM Thumb و بهینه‌سازی اندازه کد
• 22. اصول معماری RISC-V و مزایای آن برای توکار
• 23. معماری پردازنده‌های سیگنال دیجیتال (DSP) و ویژگی‌های خاص
• 24. مدیریت حافظه: ROM, RAM, Flash در سیستم‌های توکار
• 25. کار با حافظه Scratchpad و اهمیت آن در عملکرد
• 26. واحد مدیریت حافظه (MMU) و واحد حفاظت حافظه (MPU)
• 27. سیستم‌های باس ارتباطی داخلی (AHB, AXI, APB)
• 28. ارتباطات جانبی: UART, SPI, I2C
• 29. مدیریت وقفه (Interrupt Handling) و بهینه‌سازی آن
• 30. کنترل‌کننده‌های دسترسی مستقیم به حافظه (DMA)
• 31. سخت‌افزارهای شتاب‌دهنده سفارشی و ادغام آنها
• 32. لوله‌گذاری (Pipelining) در پردازنده‌های توکار
• 33. تولید کد: انتخاب دستورالعمل (Instruction Selection)
• 34. تخصیص ثبات (Register Allocation) با استفاده از رنگ‌آمیزی گراف
• 35. الگوریتم‌های جایگزین تخصیص ثبات: اسکن خطی (Linear Scan)
• 36. زمان‌بندی دستورالعمل (Instruction Scheduling) برای پایپ‌لاین
• 37. حالت‌های آدرس‌دهی (Addressing Modes) در معماری‌های توکار
• 38. مدیریت پشته و چارچوب فراخوانی توابع (ABI)
• 39. فراخوانی توابع و انتقال پارامترها
• 40. مدیریت داده‌های سراسری و ایستا
• 41. تولید کد برای متغیرهای Volatile و Mapped I/O
• 42. بهینه‌سازی کد برای حلقه‌های تکرار
• 43. تولید کد اتمی برای همگام‌سازی (Atomic Operations)
• 44. تولید کد برای روال‌های سرویس وقفه (ISR)
• 45. بهینه‌سازی اندازه کد در تولید نهایی
• 46. استفاده از دستورالعمل‌های خاص DSP (SIMD)
• 47. توسعه دستورالعمل‌های سفارشی (Custom Instructions) و کامپایلر
• 48. اسکریپت‌های لینکر (Linker Scripts) و آرایش حافظه
• 49. کد استارتاپ (Startup Code) و فرآیند بوت سیستم
• 50. تقسیم‌بندی حافظه: Code, Data, Heap, Stack
• 51. تحلیل جریان داده (Data Flow Analysis)
• 52. حذف عبارت‌های مشترک (Common Subexpression Elimination)
• 53. انتشار و حذف ثابت‌ها (Constant Folding and Propagation)
• 54. حذف کد مرده (Dead Code Elimination)
• 55. انتقال کد ثابت حلقه (Loop Invariant Code Motion)
• 56. کاهش قدرت عملگرها (Strength Reduction)
• 57. باز کردن حلقه‌ها (Loop Unrolling)
• 58. تقسیم حلقه‌ها (Loop Fission/Fusion)
• 59. درون‌خطی‌سازی توابع (Function Inlining)
• 60. حذف بازگشت دم (Tail Recursion Elimination)
• 61. بهینه‌سازی زمان‌بندی دستورالعمل برای عملکرد
• 62. بهینه‌سازی‌های آگاه از توان مصرفی
• 63. تحلیل Alias (Aliasing Analysis) برای اشاره‌گرها
• 64. بهینه‌سازی دسترسی به حافظه (Memory Access Optimization)
• 65. استراتژی‌های بهینه‌سازی Cache
• 66. بهینه‌سازی تخصیص و استفاده از Scratchpad Memory
• 67. بهینه‌سازی چیدمان داده (Data Layout Optimization)
• 68. بهینه‌سازی Bitfield و بسته‌بندی داده
• 69. تحلیل بین رویه‌ای (Inter-procedural Analysis)
• 70. بهینه‌سازی با راهنمایی پروفایل (Profile-Guided Optimization - PGO)
• 71. بهینه‌سازی در زمان لینک (Link-Time Optimization - LTO)
• 72. کامپایلر و سیستم‌عامل‌های زمان واقعی (RTOS)
• 73. زمان‌بندی وظایف و ارتباط آن با بهینه‌سازی کامپایلر
• 74. تحلیل بدترین زمان اجرا (Worst-Case Execution Time - WCET)
• 75. استراتژی‌های کاهش توان مصرفی در سطح کامپایلر
• 76. مدیریت فرکانس و ولتاژ دینامیک (DVFS)
• 77. کامپایلر برای محاسبات ناهمگن (Heterogeneous Computing)
• 78. کامپایلرهای متقاطع (Cross-Compilers) و محیط توسعه
• 79. ابزارهای ساخت (Build Systems) برای پروژه‌های توکار (Make, CMake)
• 80. فرمت فایل اجرایی ELF و ساختار آن
• 81. اشکال‌زدایی (Debugging) سخت‌افزاری و نرم‌افزاری
• 82. تکنیک‌های اشکال‌زدایی روی تراشه (JTAG, SWD)
• 83. اشکال‌زدایی مبتنی بر شبیه‌ساز (Simulator-based Debugging)
• 84. ابزارهای پروفایلینگ (Profiling) عملکرد و مصرف توان
• 85. تحلیل استاتیک کد برای کشف خطا
• 86. تحلیل دینامیک و ابزارهای تست واحد (Unit Testing)
• 87. ابزارهای سنجش و اطمینان‌پذیری نرم‌افزار
• 88. طراحی مشترک سخت‌افزار/نرم‌افزار (HW/SW Co-design) و کامپایلر
• 89. زبان‌های خاص دامنه (DSLs) برای سیستم‌های توکار
• 90. محاسبات قابل تنظیم مجدد (Reconfigurable Computing) و کامپایلر (FPGAs)
• 91. کامپایلرهای JIT (Just-In-Time) برای سیستم‌های توکار خاص
• 92. جنبه‌های امنیتی در کامپایلر برای سیستم‌های توکار
• 93. بهینه‌سازی برای تحمل خطا (Fault Tolerance)
• 94. کامپایلر برای هوش مصنوعی لبه (Edge AI)
• 95. استفاده از تکنیک‌های یادگیری ماشین در بهینه‌سازی کامپایلر
• 96. چالش‌های کامپایلر برای اینترنت اشیا (IoT)
• 97. توسعه اکوسیستم کامپایلر متن‌باز (GCC, LLVM)
• 98. متدولوژی‌های طراحی کامپایلر برای کارایی بالا
• 99. بررسی مطالعات موردی از بهینه‌سازی کامپایلر
• 100. روندها و آینده طراحی کامپایلر برای سیستم‌های توکار