کتاب از صفر تا صد CPU: سفری به قلب پردازشگر کامپیوتر (بر اساس کتاب Tanenbaum) با فرمت AZW3 برای کتابخوان کیندل و فرمت EPUB

🎓 دوره آموزشی جامع

📚 اطلاعات دوره

عنوان دوره: دوره از صفر تا صد CPU: سفری به قلب پردازشگر کامپیوتر (بر اساس کتاب Tanenbaum)

موضوع کلی: معماری کامپیوتر

موضوع میانی: سازماندهی CPU

📋 سرفصل‌های دوره

• 1. مقدمه‌ای بر معماری کامپیوتر
• 2. سطوح انتزاع در سیستم‌های کامپیوتری
• 3. سیستم‌های عددی: مبنای ۲، ۸، ۱۶
• 4. نمایش اعداد صحیح: علامت و مقدار، مکمل ۱، مکمل ۲
• 5. عملیات حسابی با اعداد مکمل ۲
• 6. نمایش اعداد اعشاری: استاندارد IEEE 754
• 7. مقدمه‌ای بر منطق دیجیتال
• 8. جبر بول و قضایای اصلی آن
• 9. گیت‌های منطقی: AND, OR, NOT, XOR
• 10. گیت‌های یونیورسال: NAND, NOR
• 11. جدول درستی و عبارات بولی
• 12. ساده‌سازی توابع بولی: نقشه‌های کارنو
• 13. مدارهای ترکیبی: رمزگشا و رمزگذار
• 14. مدارهای ترکیبی: مالتی‌پلکسر و دی‌مالتی‌پلکسر
• 15. مدارهای ترکیبی: جمع‌کننده‌ها (Half, Full Adder)
• 16. مدارهای ترکیبی: ALU (واحد محاسبه و منطق) ساده
• 17. مدارهای ترتیبی: فلیپ‌فلاپ‌ها (SR, D, JK, T)
• 18. ثبات‌ها (Registers) و کاربرد آنها
• 19. شیفت رجیسترها و شمارنده‌ها
• 20. حافظه‌های مبتنی بر فلیپ‌فلاپ
• 21. مفهوم برنامه ذخیره‌شده (Stored Program Concept)
• 22. معماری Von Neumann و Harvard
• 23. اجزای اصلی یک کامپیوتر: CPU, Memory, I/O
• 24. نقش CPU در سیستم کامپیوتری
• 25. واحدهای تشکیل‌دهنده CPU: ALU, Control Unit, Registers
• 26. گذرگاه‌ها (Buses): آدرس، داده، کنترل
• 27. کلاک (Clock) و سنکرون‌سازی
• 28. ثبات‌های عمومی و خاص CPU
• 29. ثبات شمارنده برنامه (Program Counter - PC)
• 30. ثبات دستورالعمل (Instruction Register - IR)
• 31. ثبات آدرس حافظه (Memory Address Register - MAR)
• 32. ثبات داده حافظه (Memory Data Register - MDR)
• 33. مسیر داده (Datapath) در CPU
• 34. عملیات مسیر داده: انتقال و ذخیره داده
• 35. چرخه دستورالعمل (Instruction Cycle)
• 36. فاز واکشی دستورالعمل (Instruction Fetch)
• 37. فاز رمزگشایی دستورالعمل (Instruction Decode)
• 38. فاز اجرای دستورالعمل (Instruction Execute)
• 39. فاز دسترسی به حافظه (Memory Access)
• 40. فاز نوشتن نتیجه (Write-Back)
• 41. مجموعه دستورالعمل (Instruction Set Architecture - ISA)
• 42. اصول طراحی ISA: RISC vs. CISC
• 43. قالب‌های دستورالعمل: طول ثابت و متغیر
• 44. تعداد عملوندها در دستورالعمل‌ها
• 45. مدهای آدرس‌دهی: مستقیم (Immediate)
• 46. مدهای آدرس‌دهی: ثباتی (Register)
• 47. مدهای آدرس‌دهی: مستقیم (Direct)
• 48. مدهای آدرس‌دهی: غیرمستقیم ثباتی (Register Indirect)
• 49. مدهای آدرس‌دهی: اندیسی (Indexed)
• 50. مدهای آدرس‌دهی: نسبی (Relative)
• 51. انواع دستورالعمل‌ها: انتقال داده (Data Transfer)
• 52. انواع دستورالعمل‌ها: محاسباتی (Arithmetic)
• 53. انواع دستورالعمل‌ها: منطقی (Logical)
• 54. انواع دستورالعمل‌ها: کنترلی (Conditional/Unconditional Jumps, Branches)
• 55. انواع دستورالعمل‌ها: فراخوانی و بازگشت زیرروال (Call/Return)
• 56. وقفه (Interrupt) و استثنا (Exception)
• 57. پردازش وقفه‌ها: مکانیسم و مدیریت
• 58. طراحی واحد کنترل: رویکردهای سخت‌افزاری (Hardwired)
• 59. طراحی واحد کنترل: رویکردهای میکروبرنامه‌ریزی (Microprogrammed)
• 60. ساختار میکروبرنامه: کلمات کنترلی (Control Word)
• 61. اجرای میکروبرنامه و میکرو دستورالعمل‌ها
• 62. طراحی CPU تک چرخه‌ای (Single-Cycle CPU)
• 63. معایب CPU تک چرخه‌ای و محدودیت‌های آن
• 64. طراحی CPU چند چرخه‌ای (Multi-Cycle CPU)
• 65. مزایای CPU چند چرخه‌ای: بهره‌وری از منابع
• 66. خط لوله (Pipelining): مفهوم و اهداف
• 67. مراحل خط لوله: Fetch, Decode, Execute, Memory, Write-back
• 68. خطرات خط لوله: خطرات ساختاری (Structural Hazards)
• 69. خطرات خط لوله: خطرات داده‌ای (Data Hazards)
• 70. حل خطرات داده‌ای: فورواردینگ (Forwarding/Bypassing)
• 71. حل خطرات داده‌ای: توقف (Stalling)
• 72. خطرات خط لوله: خطرات کنترلی (Control Hazards)
• 73. حل خطرات کنترلی: پیش‌بینی پرش (Branch Prediction)
• 74. انواع پیش‌بینی پرش: ایستا و پویا
• 75. عملکرد خط لوله و معیارها
• 76. CPUهای فوق‌مقیاس‌پذیر (Superscalar Processors)
• 77. معماری‌های VLIW و Long Instruction Word
• 78. سلسله مراتب حافظه (Memory Hierarchy)
• 79. اصول کاری حافظه نهان (Cache Memory)
• 80. سطوح حافظه نهان: L1, L2, L3
• 81. نگاشت حافظه نهان: مستقیم (Direct-Mapped)
• 82. نگاشت حافظه نهان: کاملاً انجمنی (Fully Associative)
• 83. نگاشت حافظه نهان: مجموعه‌ای-انجمنی (Set-Associative)
• 84. سیاست‌های نوشتن در حافظه نهان: Write-Through
• 85. سیاست‌های نوشتن در حافظه نهان: Write-Back
• 86. سیاست‌های جایگزینی در حافظه نهان: LRU, FIFO, Random
• 87. انسجام حافظه نهان (Cache Coherency)
• 88. حافظه مجازی (Virtual Memory): مفهوم و نیاز
• 89. واحد مدیریت حافظه (Memory Management Unit - MMU)
• 90. جدول صفحه (Page Table) و صفحات
• 91. خطای صفحه (Page Fault) و مدیریت آن
• 92. بافر نگاه رو به جلو ترجمه (Translation Lookaside Buffer - TLB)
• 93. سیستم‌های ورودی/خروجی (I/O Systems)
• 94. I/O با کنترل برنامه (Programmed I/O)
• 95. I/O وقفه محور (Interrupt-Driven I/O)
• 96. دسترسی مستقیم به حافظه (Direct Memory Access - DMA)
• 97. کنترل‌کننده‌های DMA و عملکرد آنها
• 98. مقایسه روش‌های I/O
• 99. ارتباط CPU و دستگاه‌های I/O
• 100. جمع‌بندی و آینده معماری CPU